برق 23. مباحث جدید زیرآستانه ای در فناوری CMOS 65 نانومتری

مباحث جدید زیرآستانه ای در فناوری CMOS 65 نانومتری
چکیدهدر این مقاله، در مورد چالشهای مختلف کار در ناحیه زیرآستانه ای  در مدارهای با فناوری CMOS 65 نانومتر، بحث می شود. مدارهای گوناگونی برای یافتن بهترین آرایش در ناحیه کاری زیرآستانه ای مورد بررسی قرار می گیرد و در کار با ولتاژهای تغذیه بسیار پایین شبیه سازی می گردد. برای پشتیبانی از مباحث نظری انجام شده، آرایشهای گوناگون مداری مورد آزمایش و شبیه سازی قرار می گیرد. جنبه های گوناگون مدارهای فلیپ فلاپ با جزییات تشریح می شود تا بهترین توپولوژی برای استفاده در ولتاژهای تغذیه بسیار پایین و کاربردهای بسیار کم توان بررسی شود. نتایج شبیه سازی نشان می دهد مصرف توان در مدارهای پیشنهادی این مقاله، مقایسه با دیگر فلیپ فلاپ ها حداقل 23% کاهش می یابد. همچنین زمان راه اندازی  و زمان نگهداری  نیز بهبود می یابد.

برق 142. FRT یک توربین بادی DFIG با استفاده از DVR در طی خطای متقارن و نامتقارن شبکه

FRT  یک توربین بادی DFIG  با استفاده از DVR  در طی خطای متقارن و نامتقارن شبکه

چکیده - در این مقاله کاربرد بازیاب دینامیکی ولتاژ (DVR)متصل به یک توربین بادی وصل شده به یک ژنراتور القایی دو سو تغذیه (DFIG) مورد بررسی قرار گرفته است . این نوع اتصال این مکان را به یک سیستم توربین بادی می دهد که بدون وقفه افت ولتاژFRT  را پوشش دهد. DVRمی تواند افت ولتاژ خط را جبران کند  و در این میان DFIGقادر به ادامه کار در دیماند نامی می باشد. نتیجه شبیه سازی برای یک توربین  2MWواندازه گیری نتایج یک مدل آزمایشگاهی 22KW به ویژه برای خطای نا متقارن شبکه ارایه شده است. نتایج، تاثیر مثبت DVR در جبران سازی افت ولتاژ FRT  در حضور crowbar می باشد که اجازه ادامه تولید توان راکتیو را نمی دهد، را نشان می دهد.کلمات کلیدی : ژنراتور دو سو تغذیه (DFIG)، بازیاب دینا میکی ولتاژ (DVR) ، (Fault Ride-Through)،کروبار و انرژی باد

برق 120. طراحی و اجرای تعدیل بار سرور شبکه ی سیستم های توزیعی

طراحی و اجرای تعدیل بار سرور شبکه ی سیستم های توزیعی
چکیده با رشد سریع اطلاعات و کاربران، چگونگی ارتقای کارآمد کیفیت خدمات شبکه به مساله ای مهم برای بررسی تبدیل می شود. تعدیل بار می تواند راه غلبه بر این مشکل به روشی کارآمد باشد. در حال حاضر این هدف با نرم افزارها و سخت افزارهای متوازن سازی بار حاصل شده است، اما مشکلاتی نیز در این بین وجود دارند مانند الگوریتم های غیر علمی و غیر صحیح و طراحی سیستمهای تعدیل بار ناقص و غیر کارآمد. طراحی یک سیستم تعدیل بار که در این مقاله ارائه شده است دارای مزایا و اهمیت های کاربردی خاصی برای حل مشکلات سرورهای شبکه در راستای تعدیل بار می باشد. 
لغات کلیدی: WLC، تعدیل بار، Linux، سرور مجازی

برق 19. جمع کننده کامل 1 بیتی زیر آستانه ای در فناوری CMOS 65 نانومتری

جمع کننده کامل 1 بیتی زیر آستانه ای در فناوری CMOS 65 نانومتریچکیده در این مقاله، جمع کننده کامل (FA) نوینی ارائه می‌گردد که برای عملکرد با توانهای بسیار پایین بهینه سازی شده است. مدار مذکور، بر پایه گیتهای XOR اصلاح شده‌ای طراحی گشته که با هدف کمینه سازی مصرف توان در ناحیه زیرآستانه‌ای عمل می کنند. نتایج شبیه سازی شده با مدلهای استاندارد CMOS 65 نانومتر انجام شده است. نتایج شبیه سازی، یک بهبود 5 تا 20 درصدی را در بازه فرکانسی 1Khz تا 20MHz و ولتاژهای تغذیه زیر 0.3V نشان میدهد. مقدمه تغییر مقیاس ولتاژ تغذیه  یکی از موثرترین راهها در کاهش مصرف توان مدارهای دیجیتال است. کارایی این روش بعلت وجود رابطه درجه دوم میان مصرف توان دینامیک و ولتاژ تغذیه می باشد. اما در این روش، عملکرد مدار به خاطر رابطه معکوس تاخیر مدار با سطح جریان کاهش می یابد. به همین علت، ولتاژ آستانه را در فرایندهای زیرمیکرونی عمیق برای رفع این مشکل کاهش می دهند. کاهش ولتاژ آستانه، منجر به افزایش نمایی جریان زیرآستانه  می‌گردد که امکان استفاده از این ناحیه (زیرآستانه) را در مدارهای منطقی ارزیابی   - با کران نویز قابل قبول - می دهد. بدون اعمال روشهای خاص، عملکرد زیرآستانه ای سبب کاهش سرعت پاسخگویی (به سبب کاهش جریان) می شود. جریان مورد ارزیابی در این حالت، جریانی است که در ولتاژ گیت –سورس کوچکتر یا مساوی ولتاژ آستانه و ولتاژ تغذیه نزدیک به ولتاژ آستانه رخ می دهد. همانطور که در شکل 1 مشاهده می شود، نسبت I_on (وقتی ترانزیستور در حال ارزیابی است) به I_off (وقتی ولتاژ گیت-سورس صفر یا نزدیک صفر است) در مقایسه با Ion/Ioff در ولتاژهای تغذیه‌ی بالا، کوچکتر است. با این حال، در کاربردهای با مصرف توان بسیار پایین (مثل ایمپلنتها یا حسگرهای بدون سیم)، سرعت کاری دغدغه اصلی طراحی نیست، زیرا قیود پهنای باندی در این موارد با مسامحه اعمال می گردد. برای این کاربردها، مهمترین هدف طراحی بهینه سازی بمنظور مصرف توان پایین است. جمع دو بیت A و B با بیت نقلی Cin، بیت SUM (مجموع)  و بیت خروجی نقلی Cout را تولید می‌کند. 

برق 31. استراتژی‌هایی برای استتار فعال جنبش (حرکت)

استراتژی‌هایی برای استتار فعال جنبش (حرکت)
خلاصهدر این مقاله ما این موضوع را در نظر می‌گیریم که آیا یک حیوان و یا یک ایجنت (یک’ shadower’) قادر است تا بصورت فعال حرکات خود را مستتر کند در عین حال که حیوان و یا ایجنت دیگری را تعقیب می‌کند. نشان داده می‌شود که تحت یک شرایط خاص، تعقیب‌کننده چنانچه در یک مسیر به گونه‌ای حرکت کند که نور تولیدشده توسط یک شی ساکن از منظر شی تحت تعقیب  را تقلید کند، ‌می‌تواند حرکت خود را مخفی کند. برای تعیین مسیرهایی که shadower را قادر سازد تا حین تعقیب shadowee، یا حین حرکت به سمت یک هدف ساکن یا متحرک، بتواند حرکت خود را مستتر کند، الگوریتم‌هایی توسعه یافته و تست‌ شدند. استراتژی‌های ارائه‌شده بدون توجه به اینکه shadower در یک پس‌زمینه ساختاریافته و یا همگن در نظر گرفته شود، کار می‌کنند. بررسی موضوع استتار فعال جنبشی در مفاهیمی چون رفتار "تعقیب‌کنندگی" در زنبورها ، دستگیری طعمه توسط شکارچیان و مانورهای نظامی قابل توجه و مورد علاقه است.